Senin, 03 Maret 2014
Xilink ( Xilink Foundation Series) adalah suatu perangkat lunak yang berguna
untuk merancang dan mensimulasikan suatu rangkaian digital. Dengan menggunakan
Xilink proses perancangan suatu alat atau
rangkaian digital melalui proses simulasi rangkaian yang telah dirancang
untuk melihat apakah rancangan yang telah dibuat sudah benar atau masih
mengandung kesalahan.
Proses
perancangan menggunakan simulator Xilinx secara umum dapat dibagi menjadi 3
bagian yaitu pertama perancangan rangkaian, kemudian verifikasi hasil rancangan
dan proses yang ketiga implementasi rancangan.
Perancangan rangkaian pada dasarnya
terdiri dari 2 mode yaitu schematic dan Hardware Description Language (HDL). HDL
merupakan bahasa pemrograman seperti VHDL, Verilog dan ABEL. Pada Schematic
flow mode dimungkinkan untuk merancang rangkaian yang terdiri dari top-level
schematic atau file top-level ABEL, yang terdiri dari schematic diagram, state
machine macro, macro HDL (ABEL, VHDL
atau Verilog), LogiBLOX, Modul generator CORE.
Implementasi rancangan pada xilinx
dengan meng-compile file rancangan menjadi file konfigurasi yang telah
dioptimalisasi dari penggunaan gerbang logika dan interkoneksi (wiring) antar
komponen. Kedua peralatan tersebut juga
dapat diprogram dalam sistem dengan menghubungkan JTAG atau kabel
Xchecker ke peralatan pin yang telah di
program.
Verifikasi rancangan termasuk
didalamnya functional simulation,
testing rangkaian, dan timing simulation. Functional simulation
dapat dilakukan setelah menggambar rancangan pada schematic editor untuk
memverifikasi kebenaran rangkaian. Akan tetapi
functional simulation tidak
menyediakan timing information seperti delay, race condition, set-up dan hold-time violations. Informasi ini
diperoleh dari static timing simulator dan dilakukan setelah rancangan
di-compile.
Dalam Artikel ini, kita akan membahas Proses
perancangan Counter yang mengulang sekuens.
Counter Digital merupakan rangkaian
logika pengurut, karena counter membutuhkan karakteristik memori, dan
pewaktu memegang peranan yang penting. Counter dapat digunakan untuk menghitung
banyaknya clock-pulsa dalam waktu yang
tersedia (pengukuran frekuensi), Counter
juga dapat digunakan untuk membagi frekuensi dan menyimpan data.
Proses perancangan Counter yang
mengulang sekuens : 0, 1, 2, 3, 4, 5 . .
. . . . menggunakan simulator Xilinx
secara umum terbagi atas 6 cara, yaitu:
Langkah
1 : Membuat state diagram :
Langkah
2 : menentukan tabel kebenaran berdasarkan state diagram diatas
Langkah
3 : memetakan tabel kebenaran ke dalam peta karnaugh
Langkah
4 : menggambarkan persamaan rangkaian digital pada schematic editor
Langkah
5 : simulasi hasil rangkaian
Langkah
6 : analisa hasil rangkaian
Dari
gambar pada langka 5 dapat dilihat bahwa
counter yang telah dirancang dengan benar karena outputnya berupa sekuens
: 0, 1, 2, 3, 4, 5
